GPU IP 测试 · 量产实战
📘 30章 从设计到量产
01
GPU IP概述
架构演进
IP核分类
测试与量产重要性
02
测试基础理论
故障模型
ATPG原理
DFT基础
03
扫描链设计
扫描链插入
压缩技术
EDT原理
04
BIST (内建自测试)
Memory BIST
Logic BIST
MBIST控制器
05
边界扫描 (JTAG)
IEEE 1149.1
TAP控制器
指令寄存器
06
ATE测试平台
ATE架构
测试程序开发
Pattern格式
07
测试向量生成
ATPG工具
故障覆盖率
向量压缩
08
良率分析
良率模型
Poisson
Negative Binomial
09
DFT (可测性设计)
DFT规则检查
测试点插入
时钟控制
10
功耗测试
动态功耗
漏电流
IR Drop影响
11
高速接口测试
PCIe/DDR/SerDes
眼图分析
12
模拟IP测试
ADC/DAC测试
PLL测试
LDO方案
13
温度测试
温度循环
热阻测试
热成像
14
可靠性测试
HTOL
ESD
Latch-up
15
老化测试
Burn-in
电压加速
Arrhenius
16
量产测试流程
CP测试
FT测试
SLT
17
测试程序开发
TDL
Pattern调试
Shmoo图
18
测试硬件设计
Probe Card
Load Board
Socket选型
19
多站点测试
并行测试
资源分配
吞吐量优化
20
测试数据管理
STDF格式
数据分析
良率Dashboard
21
缺陷分析
Pareto分析
失效定位
FIB技术
22
测试成本优化
时间压缩
硬件复用
流程精简
23
车规级测试
AEC-Q100
Grade 0/1
零缺陷
24
AI加速器测试
Tensor Core
稀疏性测试
精度验证
25
安全测试
安全启动
加密引擎
PUF
26
3D IC测试
TSV测试
堆叠芯片
KGD策略
27
测试自动化
脚本开发
自动化框架
CI/CD集成
28
测试设备维护
校准周期
探针卡清洁
故障排查
29
量产爬坡
NPI流程
良率爬坡
Hold Lot
30
未来趋势
AI驱动测试
自适应测试
数字孪生